英特爾發布全新Intel Stratix 10 GX 10M FPGA（可程式邏輯閘陣列）擁有1020萬個邏輯單元，鎖定特殊應用晶片（ASIC）原型設計和模擬市場。多家客戶現已收到全新Intel Stratix 10 GX 10M FPGA樣品，該產品是全球密度最高的FPGA並已量產。

這款元件密度極高的FPGA，是以現有的Intel Stratix 10 FPGA架構，以及英特爾先進的嵌入式多晶片互連橋接（EMIB）技術為基礎所設計。最新Intel Stratix 10GX 10M FPGA運用了EMIB技術融合兩個高密度Intel Stratix 10 GX FPGA核心邏輯晶片（每個晶片容量為510萬個邏輯單元）以及相應的I/O單元。

Intel Stratix 10 GX 10M FPGA其密度約為Stratix 10 GX 1SG280 FPGA的3.7倍，後者為原Intel Stratix 10系列中元件密度最高的裝置。英特爾的EMIB技術只是多項IC製程技術、製造和封裝創新中的一項，正是這些創新能力，讓英特爾得以設計、製造，並且交付目前世界上密度（運算能力）最高的FPGA。

ASIC原型設計和模擬市場對當前最大容量的FPGA需求格外殷切。有數家供應商提供商用現成（COTS）的ASIC原型設計和模擬系統，對於這些供應商而言，能夠將當前最大的FPGA用於ASIC模擬和原型設計系統中，就意味著獲得了顯著的競爭優勢。

此外，包括英特爾在內的多家大型半導體公司都開發了自家的客製化原型設計和模擬系統，並在設計定案（tape-out）前使用該系統來驗證其最大規模、最複雜、因此風險也最高的ASSP和系統單晶片（SoC）設計。ASIC模擬和原型設計系統可以幫助設計團隊大幅降低設計風險。因此，包括IntelR StratixR 10 FPGA和更早的StratixR III、StratixR IV和StratixR V裝置在內的IntelR FPGA在過去十多年來一直被用為許多模擬和原型設計系統的基礎裝置。

模擬和原型設計系統旨在幫助半導體廠商在晶片製造前發現和避免代價高昂的軟硬體設計缺陷，從而節省數百萬美元的成本。原因是晶片在製造完成之後，解決硬體設計缺陷問題的成本更高，通常會需要昂貴的重新設計費用。

當製造出來並交付給終端客戶之後，解決這些問題的成本甚至會更高。正因為風險如此之高，且可能節省的潛在成本如此之多，這些原型設計和模擬系統為IC設計團隊帶來了真正的價值。因此模擬和原型設計系統的使用變得越來越為普及，因為在經濟成本如此之高的情況下，沒有哪個設計團隊負責人會忽視這項謹慎的驗證性投資。