据闪德资讯获悉，三星电子目标，三年内实现9nm DRAM的商业化，并计划推出“4F²”DRAM结构，将结构从水平变为垂直。

同时，已确定将使用现有的6F²水平结构继续开发9nm DRAM。

将DRAM结构改为垂直会增加设计复杂性，并导致制造工艺发生重大变化，从而导致生产成本飙升。

此举降低成本并确保4F²结构的开发时间。三星电子计划从下一代9nm（0a）DRAM开始应用4F² DRAM结构，此前计划在今年下半年量产基于6F²结构的10nm第六代（1c，11-12纳米级）DRAM。

然而，从10nm以下的DRAM工艺开始，平面结构的微型化极限开始显现。

为了在提高密度的同时减小DRAM尺寸，正在开发一种4F² DRAM，它将每条线减少到两条，并将用作DRAM开关的晶体管排列在垂直结构中。

三星电子准备开发现有6F²结构的DRAM，以及用于9nm（0a）DRAM开发的4F²结构。

在垂直4F² DRAM的量产过程中，设计、工艺和制造设备会发生重大变化，如果改进现有方法，就可以在不改变设计和设备的情况下减小电路线宽，这也可以为4F² DRAM的开发争取一些时间，因此正在评估各种可能性。

随着代际演进，更精细的工艺得以应用，DRAM的电路宽度也随之变窄。

这导致芯片尺寸减小、密度增加，从而提升性能和能效。

目前，三星电子、SK 海力士和美光科技均以10nm第四代 (1a) DRAM 和10nm第五代 (1b) DRAM 作为主要产品展开竞争，计划今年下半年开始量产10nm第六代 (1c) DRAM。

预测显示，从10nm以下的DRAM工艺开始，不仅制造难度将大幅上升，而且制造成本也将大幅上升，DRAM结构的改变将不可避免。

因此，存储器半导体公司选择将DRAM结构从平面改为垂直的策略，提高性能和能效。

据悉，三星电子计划在10nm第七代（1d）DRAM产品之后的下一代产品中推出4F²结构DRAM，而SK海力士更晚一代推出该结构DRAM。

鉴于三星电子比SK海力士领先一代开发4F²结构DRAM，正在对所有可能性持开放态度并进行评估。

相关人士表示，“0a代计划采用现有的6F²结构，应用9.8nm工艺进行开发，下一代采用4F²结构，应用9.0nm工艺进行开发”。

三星电子预计最早2027年完成开发并开始向客户公司提供相关产品样品，并计划在三年内实现量产。

自推出10nm第四代（1a）DRAM产品以来，三星电子内部的危机感日益增强，认为未能确保相对于竞争对手SK海力士的优势。

在下一代DRAM领域，正在制定各种发展方向，缩小和竞争对手的差距。

点击此处关注，获取最新资讯！