据闪德资讯获悉，三星电子解决了此前一直阻碍的DRAM设计上的难题。 因此三星电子可以同时提高DRAM的性能和收益率。 

以此为基础，三星电子能否重新夺回在存储器半导体市场的主导权备受关注。

据透露，三星电子最近成功改变了构成DRAM的核心要素之一的"中央配线层"的设计。

中央布线层是在DRAM中高速、均匀地分配电力和时钟、控制信号的核心布线结构。

此前三星电子在缩小中央配线层的宽度和面积方面遇到了困难。 DRAM开始适用11纳米级工艺等，精细化竞争日趋激烈。

越是这样，中央配线层就越应该铺设更紧密的配线，以便有更多信号。

三星电子为了改变中央配线层设计，去年下半年聘请了外部半导体设计专家，并利用他们的经验，在短时间内更新了中央配线层设计。 

结果，成功构建了比现有面积少、发热少、电力和信息传达顺畅的DRAM结构。 

三星电子取得了将DRAM生产收益率大幅提高到60%以上的成果。

计划将新设计适用于第6代DRAM的1c DRAM。 

另外预计这样生产的DRAM最早将用于预计从下半年开始生产的HBM4。

点击此处关注，获取最新资讯！