据闪德资讯获悉，三星电子提高了搭载于HBM4的10nm级第六代（1c）DRAM的良率，为年内量产开了绿灯。

据评估，大胆的重新设计决策和工艺优化工作促成了良率的提升。

三星电子近期将HBM4的1c DRAM晶圆良品率提升至冷测试40%左右，热测试50-60%左右。

10nm级DRAM制程技术的发展顺序为“1x（第1代）、1y（第2代）、1z（第3代）、1a（第4代）、1b（第5代）。到了第6代1c制程，线宽进一步变窄，制程难度也呈指数级增长。

考虑到一年前1c DRAM的冷测试良率接近0%，最近的良率结果令人鼓舞。

据称，移动端1c DRAM的良率比HBM4高出约10%。

三星电子通过改变设计，调整电路密度和热设计，改善了电流和散热特性。最终能够同时确保工艺一致性和产品稳定性。

在实际设计变更之前，尽管在热测试中保证了一定的良率，但在冷测试中几乎所有产品都被判定为缺陷产品。

三星电子还开展了工艺优化工作，例如精确补充HBM4封装对准工艺，并改善测试过程中的热量分布均匀性。

这是因为微对准误差和热量集中是导致HBM多层结构缺陷率上升的主要原因。

三星电子目标是在年内将1c DRAM的冷测试良率提高到60%，热测试良率提高到70-80%，实现HBM4的实际量产。

点击此处关注，获取最新资讯！